日本電気とNECエレクトロニクスは11日、電子線ホログラフィー技術を応用することにより、LSIトランジスタ断面の不純物分布の可視化を実現したチャネル構造設計を実現したと発表した。 　今回発表された技術は、不純物のチャネリング抑制を行う「クラスターイオン注入」と活性化アニール時の拡散抑制を行う「高温ミリ秒アニール」を組み合わせ、高活性（低抵抗）かつ微細化に適したチャネル不純物分布を持つ接合を形成できるもの。実デバイスとして試作し、有効性の実証も行われている。また、高分...

掲載メディアのページへ

タグ

NEC

LSI

バルク

NECエレクトロニクス

他の人はこんなキーワードでこのトピックを見つけました:

• 電子線ホログラフィー CMOS
• CMOS トピック
• cmos構造
• iedm 2007 NEC 電子線

このHTMLコードをページに埋め込んでください。

利用者は本ブログパーツを利用することをもって利用規約の内容に同意したものとみなします。

<div class="mj_topic"><span class="mj_title" style="font-weight:bold;"><a href="http://mediajam.info/topic/324829"><img src="http://mediajam.info/compo/images/widget/icon_favicon.gif" border="0" alt="Generated by mediajam" />NEC、30nmレベルの高性能・低リークなCMOSを製造するチャネル構造設計技術を開発</a></span><div id="mjw_topic324829_info" class="mj_info"></div></div> <script id="mjw_topic324829" type="text/javascript" src="http://mediajam.info/blogparts/topic/script.js?sid=mjw_topic324829&tid=324829" /></script>

プレビュー